技术详细介绍
本发明涉及演化硬件及容错技术领域， 尤其涉及一种基于LUT级演化硬件的三模异构冗余容错方法。本发明构造一种基于LUT实现的基本逻辑单元， 并由这些基本逻辑单元组成虚拟可重构电路； 使用软硬件协同的遗传算法自动搜索满足条件的三个配置串； 通过硬件内部产生的激励信号， 对三块目标电路的不断地输入数据， 从而使三模异构冗余模块处于一种硬件内部运行状态； 以按键中断的形式， 往虚拟可重构电路中模拟的注入一些故障， 用来观测系统的检错、容错和自修复流程。本发明具有良好的可扩展性， 能够丰富目标电路的多样性， 提高了整个冗余容错系统的容错能力。