技术详细介绍
本发明涉及一种加扰器随机控制字生成装置，包括外部存储器（11）、FPGA硬件电路（10），其特征在于：由SDRAM、FLASH构成的作为内嵌微处理器101的存储空间及运行空间的外部存储器（11）与FPGA硬件电路（10）内的嵌入微处理器101的数据端和控制端相连接，FPGA硬件电路（10）内的用于实现软件产生随机数的内嵌微处理器101输出信号，经过用于滤取预置指令并启动伪随机序列发生器的指令分析器102后输出给伪随机序列发生器103模块，伪随机序列发生器将随机产生加扰器控制字。该装置及随机控制字生成方法，把随机变量与多重伪随机技术相结合，可以实现在任何一次开机，不会出现重复的随机序列，可应用于各种数字码流的加扰系统中。