X为了获得更好的用户体验,请使用火狐、谷歌、360浏览器极速模式或IE8及以上版本的浏览器
关于我们 | 帮助中心
欢迎来到国家技术转移西南中心---区域技术转移公共服务平台,请 登录 | 注册
尊敬的 , 欢迎光临!  [会员中心]  [退出登录]
当前位置: 首页 >  科技成果  > 详细页

[01218656]一种垂直围栅MOSFET器件及其制造方法

交易价格: 面议

所属行业: 其他电气自动化

类型: 非专利

交易方式: 资料待完善

联系人:

所在地:

服务承诺
产权明晰
资料保密
对所交付的所有资料进行保密
如实描述
|
收藏
|

技术详细介绍

本发明涉及微电子器件制造领域,公开了一种垂直围栅MOSFET器件及其制造方法。该垂直围栅MOSFET器件,包括:半导体衬底,垂直设置在半导体衬底上的圆柱形的沟道区,沟道区的圆柱形外设置有截面为槽形的环状的介质层,所述槽形开口向上,所述介质层的槽内设置有环状的栅导电层,所述介质层的槽外设置有环状的漏导电层,所述介质层的槽外底部与所述半导体衬底接触,所述沟道区上设置有源导电层,其圆柱形上部掺n+杂质作为源端n+区,与漏导电层底部接触的半导体衬底区域掺n+杂质作为漏端n+区,其特征在于,所述沟道区的圆柱形中部设置有非对称Halo掺杂结构p+区。
本发明涉及微电子器件制造领域,公开了一种垂直围栅MOSFET器件及其制造方法。该垂直围栅MOSFET器件,包括:半导体衬底,垂直设置在半导体衬底上的圆柱形的沟道区,沟道区的圆柱形外设置有截面为槽形的环状的介质层,所述槽形开口向上,所述介质层的槽内设置有环状的栅导电层,所述介质层的槽外设置有环状的漏导电层,所述介质层的槽外底部与所述半导体衬底接触,所述沟道区上设置有源导电层,其圆柱形上部掺n+杂质作为源端n+区,与漏导电层底部接触的半导体衬底区域掺n+杂质作为漏端n+区,其特征在于,所述沟道区的圆柱形中部设置有非对称Halo掺杂结构p+区。

推荐服务:

Copyright © 2016    国家技术转移西南中心-区域技术转移公共服务平台     All Rights Reserved     蜀ICP备12030382号-1

主办单位:四川省科技厅、四川省科学技术信息研究所、四川省技术转移中心科易网